如果您已有明確的產品開發需求，或正在評估 FeRAM、EEPROM 等非揮發性記憶體，可透過產品／技術諮詢與 RAMXEED 技術團隊聯絡。

FeRAM的基本特性與電源瞬斷耐受性

FeRAM屬於非揮發性記憶體，即使電源被切斷，也能保持資料。因此，在系統設計上，因此在系統設計上，不必假設「發生電源瞬斷時，必須立即執行資料備份」。
FeRAM的寫入通常能以bit單位快速完成，這一點在電源關閉前只剩下極短時間的情境中，具有實務上的優勢。

不過，電源瞬斷耐受性並不是只靠記憶體本身就能完成。還需要一併評估電源下降的方式、匯流排傳輸是否完成、資料一致性如何判斷等條件。因此，理解FeRAM的特性後，事先定義系統在哪一層保證哪些資料狀態，是讓實作更穩定的重要步驟。

FeRAM的結構與非揮發性機制

FeRAM是利用鐵電材料的極化狀態來保存資訊。這與DRAM這類需要將電荷儲存在電容器中的揮發性記憶體不同，FeRAM不需要refresh動作。

即使電源消失，鐵電材料的極化狀態仍能維持，因此重新供電後，仍能可靠地保留電源中斷前所寫入的資料。這項特性特別適合用於設定值、計數器、事件紀錄等資訊，因為這些資料一旦失去最後狀態，系統復原會變得困難。

不過，在實際設計中，仍需考量若電源在存取過程中被切斷，該筆交易（transaction）究竟執行到哪個階段。即使記憶體本身具備非揮發性，如果狀態確定的邊界不清楚，重新讀取資料時仍可能出現解讀上的不一致。

電源中斷時的動作與其他記憶體的比較

在電源瞬斷對策中，重要的不只是資料能不能保存，而是要判斷寫入是否已經完成，以及完成後的資料應如何識別。

Flash與EEPROM的寫入時間相對較長，而且常伴隨區塊單位更新。因此，若電源中斷發生在更新過程中，就可能出現部分更新或新舊資料混在一起的情況。
相較之下，FeRAM的更新粒度較小，寫入延遲也較容易縮短，因此對電源中斷時間窗口的容忍度更高。

不過，即使使用FeRAM，最後一次寫入是否能被判定為確實完成，仍取決於實作條件。因此，比較不同記憶體時，不能只比較速度，還需要確認更新粒度、如何判斷寫入是否完成，以及上層通訊協定的設計複雜度。

將FeRAM的優點與限制轉換為設計需求

FeRAM的主要優點在於低延遲更新與高寫入耐久性，因此適合用於頻繁且小單位的狀態保存與log更新。
透過FeRAM，系統不必等到偵測到瞬斷後才一次性備份資料，而是能在系統正常運作期間持續保存最新狀態，降低電源中斷時可能造成的資料損失範圍。

另一方面，容量、成本、供應形式與介面限制也不能忽略。除此之外，還需要根據最終產品的使用條件，評估溫度範圍、資料保持特性與測試方法。

FeRAM的價值不只是「本身耐電源瞬斷」，更準確地說，是「更容易建立耐電源瞬斷的系統設計」。從這個角度整理需求，會讓記憶體選型與電源保護設計更加明確。

正在評估以 FeRAM 取代 EEPROM 或 Flash 嗎？

如果您正在比較寫入速度、寫入耐久性、功耗、介面或使用環境等條件，RAMXEED 技術團隊可依據您的系統需求，協助確認合適的 FeRAM 產品與選型方向。

【洽詢 FeRAM 產品選型與替代方案】

使用FeRAM進行電源瞬斷對策的具體方法

在電源瞬斷對策中，重點不只是避免資料遺失，更重要的是在電源恢復後，系統能夠回到正確狀態。即使使用FeRAM，也需要明確定義更新資料的邊界，並建立在復原時能判斷最新且正確狀態的機制。

一般而言，可將狀態資料以固定大小管理，並加入世代編號或檢查值，用來表示資料是否已完成commit。若使用瞬斷偵測，則需要估算從偵測到電源完全中斷之間剩餘的能量，並限制只能執行確實能完成的處理。設計重點在於，即使在最壞條件下，也能透過明確且最小化的設計條件，確保系統維持資料一致性與可復原性。

在檔案系統中的應用與對策範例

若將FeRAM作為儲存裝置使用，在檔案系統層確保資料一致性是一種有效設計。Journaling或log結構可透過記錄更新前後的狀態，使電源瞬斷時的不一致更容易被偵測。

不過，一般檔案系統的metadata更新位置容易分散，因此在可用寫入時間極短的瞬斷情境下，較容易產生資料不一致的風險。
因此，針對特定用途採用簡化的管理方式，並將寫入路徑與更新位置最小化，是較實務的做法。

利用FeRAM高速更新的特性，對metadata進行世代管理，可讓系統在復原時更容易選擇最後一個完整狀態，降低資料誤判或復原失敗的風險。

電壓下降偵測與安全寫入處理

使用電壓下降偵測時，從偵測到電源完全中斷之間的時間，會受到電源電路容量與負載條件影響。因此，必須將這段有限時間內執行的處理定義為「緊急commit」，並與一般處理分開設計。

在緊急commit中，應先限定需要保存的目標資料，依固定順序寫入，最後再寫入commit資訊，使系統能判斷該次更新是否完成。FeRAM適合短時間內完成更新，但偵測延遲與瞬斷型態的差異仍無法完全避免。

因此，設計時必須限制資料量，確保即使在最壞條件下，也能完成必要寫入。這是FeRAM瞬斷對策中非常重要的實務條件。

透過內建FeRAM的微控制器或控制IC實現保存機制

若使用內建FeRAM的裝置或專用控制IC，就需要明確區分保存與復原的責任分工。硬體自動保存可以減輕軟體負擔，但也需要注意保存時機與保存對象可能變得不夠透明。

在評估階段，應改變不同電源遮斷條件進行反覆測試，確認復原後的狀態是否能依照規格再現。軟體側則需要定義最小必要狀態，並避免與硬體支援功能進行重複管理。

透過這樣的整理，復原流程可以更單純，異常發生時的分析性也會提高。對於需要高可靠性的控制系統而言，這種責任分離是導入FeRAM時不可忽略的設計重點。

提升可靠性的進階設計策略

在提高瞬斷耐受性的設計中，比起追求「完全不會壞」，更重要的是「壞掉時一定能判斷出來」。也就是說，不是試圖完全防止資料破損，而是要能偵測破損，並讓系統轉移到安全狀態。

FeRAM具備可頻繁寫入的特性，因此實務上可以採用較多世代編號與檢查資訊。代表性方法包括資料雙重化、世代管理、checksum，以及復原流程固定化等。

此外，若能在開發早期就進行故障注入測試，確認實際可能出現的破損模式，並將結果反映到設計中，將有助於提升整體可靠性。

透過雙重寫入與錯誤檢查確保一致性

雙重寫入是將同一筆資料保存到兩個區域，並在復原時採用最後完整寫入的一方。基本做法是將資料本體、世代編號與檢查值作為一組管理，並嚴格定義寫入順序。

例如，先寫入新世代資料，再寫入檢查值，最後寫入commit資訊。這樣一來，即使在中途發生電源中斷，也能判定該次更新尚未完成。

復原時，系統會檢查兩個區域，並採用可通過驗證且世代最新的資料。由於FeRAM能支援頻繁commit，因此可以縮短更新間隔，同時加入較完整的驗證資訊，降低系統錯誤復原的可能性。

瞬斷後的資料復原方法與設計模式

在復原設計中，重要的是將電源恢復後的處理流程固定下來，並以不產生副作用的方式執行。典型做法是在系統啟動後立即進行一致性檢查，若發現問題，則回復到預設值或最後一個正常世代的資料。

若採用roll-forward方式，也需要明確定義可套用的範圍，並確保即使在復原過程中再次發生瞬斷，系統仍能維持資料一致性，不會進入無法復原的狀態。FeRAM具備高速讀寫能力，因此即使在啟動時進行較完整的檢查，也不容易造成過長等待時間。復原設計的核心，是避免產生無法判斷、無法復原的曖昧狀態。

以瞬斷為前提的運作模型與NVM應用擴展

近年來，在容易頻繁發生瞬斷的環境中，將運算與資料保存整合設計的思路逐漸受到重視。透過將處理分割成較小單位，並把每個步驟的完成狀態記錄到非揮發性區域中，系統就能在每次重新供電後接續處理。

像FeRAM這類能以小粒度快速確定資料狀態的媒體，與這種運作模型具有良好相容性。不過，保存頻率越高，狀態管理也會越複雜。因此，必須明確定義狀態轉移，並將每個轉移階段需要確定的資訊與順序固定為規格。

成功導入FeRAM電源瞬斷對策的設計指引

即使採用FeRAM，電源瞬斷對策也不會自動完成。真正重要的是，將保護對象資料、判定為已確定的條件，以及復原時需要驗證的內容，明確寫入設計規格。

FeRAM的強項在於可以高頻率建立確定點，也能較容易附加驗證用metadata。設計上應在平常運作時就小範圍、細粒度地確定資料狀態，並在瞬斷時只執行最小限度的處理，使系統能安全停止。透過改變電源條件進行反覆測試，逐步修正設計，是確保實際運用可靠性的關鍵。

適合採用FeRAM的用途條件整理

FeRAM適合用於更新頻率高，且最後狀態保存非常重要的資料。代表例包括裝置設定、累積計數器、控制參數、短週期log等。

FeRAM可緩解Flash類記憶體常見的寫入延遲與壽命限制。不過，若用途是以低成本保存大容量資料，FeRAM未必是最合適的選擇。

在電源瞬斷對策中，較有效的設計方式是將重要資料優先放入FeRAM，其他資料則分配到不同儲存媒體。FeRAM不應只被視為「保存所有資料的媒體」，而更適合作為「建立確定點的媒體」來使用，這樣系統設計會更穩定。

導入時需要注意的設計與運用重點

導入FeRAM時，不能將電源遮斷時的資料一致性完全交給記憶體本身處理。若在存取途中發生遮斷，需要透過通訊協定與復原流程來吸收這類風險。

基本做法包括固定寫入順序、最後寫入commit資訊、進行世代管理，以及將啟動時驗證流程標準化。評估時，應改變電壓下降速度、溫度、負載變動等條件，確認同一設計是否能穩定復原。

在運用層面，也應事先決定異常復原時的log取得方針，以因應難以重現的瞬斷問題。透過這些設計與運用配套，FeRAM的特性才能真正轉化為產品可靠性。

未來電源瞬斷對策技術與FeRAM的定位

電源瞬斷對策已不只是儲存媒體的問題，而是包含電源設計、軟體架構與驗證方法在內的整合性技術。在斷續供電環境中，狀態保存的粒度與頻率會影響系統性能與可靠性，因此FeRAM這類高速非揮發性記憶體具有很高的實用價值。

未來，隨著監控電路與軟體框架持續進化，狀態保存與復原流程的形式化也會進一步發展。在這樣的趨勢下，FeRAM有機會更多地被用於重要metadata與transaction管理的基礎元件。

將FeRAM的媒體特性轉化為標準化設計模式，將有助於同時提升產品品質與開發效率。

RAMXEED提供的FeRAM產品列表
https://www.ramxeed.com/zh-tw/products/feram-products

如果您正在為產品設計尋找合適的非揮發性記憶體，無論是 FeRAM 產品選型、規格確認、評估樣品，或電源瞬斷時的資料保護等技術問題，都歡迎與 RAMXEED 技術團隊聯絡。

【FeRAM 產品／技術諮詢】

投稿 FeRAM用於電源瞬斷對策的最新趨勢：非揮發性記憶體的特性與實作範例 は RAMXEED に最初に表示されました。

寫入等待時間導致系統變慢的機制

所謂的寫入等待時間，是指非揮發性記憶體在完成內部處理前，無法接受外部下一次存取的期間。特別是在 EEPROM 中，抹除（Erase）與寫入驗證（Write Verify）會連續執行，這段期間記憶體實質上處於被佔用的狀態。這種內部動作會直接影響系統的響應性（Responsiveness）。

為什麼 EEPROM 無法「即寫即完」

EEPROM 採用在浮閘（Floating Gate）中儲存電荷以保持資訊的結構。寫入時需產生高電壓，透過穿隧電流（Tunnel Current）進行電荷的注入或移除。這個過程並非瞬間完成，需要特定時間的電壓施加與驗證動作。此外，許多產品在寫入前需先對目標區域進行抹除程序，將抹除與寫入視為一個完整的週期執行。因此，從外部觀測時，會呈現出毫秒（ms）等級的固定等待時間。

頁面寫入與寫入週期時間

多數 EEPROM 以「頁面（Page）」為單位進行內部寫入。即使只更新 1 位元組（Byte）的數據，也會針對同一頁面內的資料進行整批處理，因此寫入週期時間幾乎固定，不隨資料量比例增減。控制端必須監測完成旗標（Done Flag）或等待固定時間，這段期間同一匯流排（Bus）上的通訊會受到限制。若寫入時間長於控制週期，則必須進行日誌抽樣（Log thinning）或雙重緩衝（Double Buffer）等追加設計，進而增加軟體複雜度。

即時控制中顯現的等待時間問題

在即時控制（Real-time Control）中，必須在週期內完成運算與輸入輸出更新。若在此處插入 EEPROM 寫入處理，會因等待內部完成而導致週期產生抖動（Jitter）。週期抖動會影響控制穩定性，特別是在高速控制或回饋系統中，會壓縮設計餘裕。即使在事件驅動型的數據記錄（Data Logging）中，連續的寫入等待也會導致緩衝區堆積或記錄遺失。這種等待時間不僅是記憶體規格問題，更是關乎整個系統時間設計（Time Design）的要素。

FRAM 高速的理由 —— 寫入原理的決定性差異

FRAM 與 EEPROM 的寫入速度差異，並非源於電路設計的優化，而是歸因於記憶原理本身的根本不同。EEPROM 依賴涉及電荷移動的非線性物理過程，而 FRAM 則是透過強誘電體的極化反轉（Polarization Reversal）來保持資訊。這種動作原理的差異極大地左右了內部處理時間。

EEPROM 為電荷注入，FRAM 為極化反轉

EEPROM 透過向浮閘注入電荷來改變臨界電壓（Threshold Voltage），進而保持位元資訊。寫入時施加高電場，利用量子穿隧效應（Quantum Tunneling Effect）移動電荷，此過程具備強烈的時間依賴性，需要一定時間的施加與驗證。相對地，FRAM 利用強誘電體材料的自發極化方向反轉來記憶資訊。由於施加電場後極化狀態會立即切換，原理上不需要長時道的電荷蓄積程序。物理特性的差異正是速度差的根源。

電壓泵（Charge Pump）有無所產生的速度差

EEPROM 在寫入時通常需要高於工作電壓的電壓。因此內部設有電壓泵（Charge Pump）電路，在執行電荷注入前需先進行升壓與穩定化。這個升壓過程與能量蓄積耗費時間，支配了整個寫入週期。反觀 FRAM，不需要特殊的解析高壓生成，在邏輯電壓範圍內即可完成極化反轉。無須高壓準備程序，是實現低延遲與低功耗並存的關鍵。

寫入等同於記憶體存取的機制

在 FRAM 中，寫入動作基本上能以與一般記憶體存取（Memory Access）相同的時序完成。針對地址指定與數據輸入，極化狀態會即時反轉，從外部看來，其響應性接近 RAM（隨機存取記憶體）。由於不需要等待內部的長時抹除或驗證程序，且能以位元組為單位獨立更新，因此在更新頻率高的應用中，與 EEPROM 的差距會進一步擴大，依條件不同，理論上可產生高達 1000 倍的時間差。原理的不同直接體現於感官性能的提升。

產生巨大寫入速度差的結構性因素

FRAM 與 EEPROM 的速度差異，無法單憑規格書（Datasheet）上的數值比較來完整說明。內部執行的工程步驟數、寫入單位、以及電壓生成方式等多重因素重疊，使得在實際使用環境中的差距進一步擴大。特別是在更新粒度細、寫入頻率高的條件下，原理上的差異會直接轉化為響應時間的顯著差距。

頁面寫入與位元組寫入的實作差異

以更新感測器閾值或錯誤旗標等「1 Byte 變數」的情境為例：EEPROM 採用頁面單位（例如 128 Bytes）進行寫入，即使只更改 1 Byte，也必須讀取整個頁面、在緩衝區修改後再重新儲存，這引發了所謂的「Read-Modify-Write（讀取-修改-寫入）」過程。相較於這種冗餘的開銷（Overhead），FRAM 可直接針對目標地址進行覆寫。因此，在需要頻繁更新小規模數據的工業設備或數據記錄應用中，兩者在處理時間與功耗上會產生劇烈差異。

無須抹除動作的意義

EEPROM 在寫入前需要耗時的抹除程序（Erase）與高壓施加，而 FRAM 僅需透過覆寫即可完成，完全不需事前抹除。這項差異在電源斷電時的「緊急數據備份」中具有決定性意義。例如智慧電表（Smart Meter）的計費數據、或行車紀錄器的事故紀錄等，在斷電後僅能依賴微小殘留電力完成寫入的用途中，FRAM 的高速性是不可或缺的。由於在等待升壓完成前即可結束儲存，因此即使使用小容量電容，也能確保數據完整受保護。

寫入壽命與控制開銷（Overhead）的關係

在進行高頻率日誌保存時，EEPROM 為了延長儲存單元（Cell）壽命，必須執行「損耗平均技術（Wear Leveling）」。這涉及搜尋空閒區塊、更新映射表（Mapping Table）等額外的計算與記憶體存取，會進一步降低有效速度（Effective Speed）。相對地，FRAM 擁有超過 10 兆次的寫入耐久性，僅需針對特定地址進行簡單的覆寫循環即可。這種「控制演算法的簡化」，正是守住高速任務週期（Task Cycle）的關鍵因素。

考量寫入等待時間的非揮發性記憶體選型指南

在選用非揮發性記憶體時，不能僅考量容量與單價，必須定量評估寫入等待時間對系統產生的影響。整理更新週期、電源條件與控制響應性之間的關係後，可以發現縮短等待時間將直接提升設計的自由度。

寫入等待時間是系統延遲的主因

寫入等待時間不只是記憶體的內部規格，更是影響任務排程（Task Scheduling）與通訊設計的延遲因子。若寫入時間長於控制週期，即便優化中斷設計或優先權控制，響應性的上限仍會受限。特別是在高頻率日誌或事件驅動處理中，等待時間的累積會降低整個系統的處理吞吐量（Throughput）。在設計階段將其視為「時間軸上的瓶頸（Bottleneck）」至關重要。

適合使用 FRAM 的應用情境

FRAM 在涉及頻繁數據更新的用途中能發揮最大效益。例如：週期性的感測器數值保存、電量或轉速的累計、以及每次事件發生時的狀態記錄等需要「細粒度且高頻率」寫入的設計。此外，在偵測到電源瞬斷需要即時保存的設備中，極短的等待時間能降低數據遺失的風險。憑藉其高寫入耐性，無須特殊的損耗平均處理，能使系統配置保持簡潔，這也是一大優勢。

非揮發性記憶體選型的本質觀察

記憶體選型的本質，在於理解數據保持方式與內部處理工程對「時間特性」產生的影響。EEPROM 作為成熟技術具備低成本優勢，但其抹除與高壓生成的構造限制了等待時間的下限。而 FRAM 基於極化反轉這一簡單的物理動作，實現了接近存取時間（Access Time）的寫入速度。建議根據應用的更新頻率與容許延遲，立足於原理差異進行最適選型。

RAMXEED 提供之 FeRAM 產品一覽

https://www.ramxeed.com/zh-tw/products/feram-products

投稿 寫入等待時間：為什麼 FRAM 比 EEPROM 快 1000 倍？原理與寫入機制深度解析 は RAMXEED に最初に表示されました。

本页将介绍FeRAM以外的其他非易失性存储器的工作原理。

FeRAM的工作原理请参阅以下内容。。

FeRAM的特点、原理及基本操作

1. ReRAM的工作原理

通过放置于两个电极之间的金属氧化物等绝缘体（钽、铪等金属氧化物）的电阻变化来存储信息（图1）【2】。

当在两个电极之间逐渐施加电压时，处于高阻态（HR）的绝缘体将在某个特定的电压下形成被称为“细丝”的电流通路，从而转变为低阻态（LR）。

如继续提高电压，已形成的细丝将会消失，从而处于低阻态（LR）的绝缘体将恢复到原本的高阻态（HR）。（类似于过大电流导致细丝因高温熔断，从而失去导电性的现象。）

为恢复到初始的高阻态（HR），目前主流的方法是反转电极的极性，利用细丝的氧化还原反应来实现数据的重写。

当想要读取信息时，会在两个电极上施加比写入信息时更低的电压并测量通过的电流。

因为需要施加高电压并通过大电流才能重写存储信息，所以此类存储器属于非易失性存储器。

除了此种工作原理，还有一部分ReRAM是利用电极与绝缘体之间的肖特基势垒高度变化以及氧化还原反应来产生高阻态（HR）和低阻态（LR）。

2. PCRAM的工作原理

利用放置于两个电极之间的被称为硫族化合物的绝缘体（如Ge₂Sb₂Te₅）的电阻变化来存储信息（图2）[3]。

这种绝缘体在非晶态（类似玻璃，元素无序排列状态）时处于高阻态（HR），而在晶态时处于低阻态（LR）。

通过在夹有硫族化合物的两个电极之间施加电压形成电流通路，硫族化合物将会被加热。当缓慢切断电流时，硫族化合物将结晶化；当快速切断电流并快速冷却时，硫族化合物将形成非晶态。通过这种方法来实现信息的写入。

当读取信息时,在两个电极上施加低于写入信息时的电压后测量通过的电流。只要不通足以升高温度的电流，存储的信息则不会丢失，即存储的数据具有非易失性。

除了硫族化合物，PRAM（相变随机存取存储器）也会使用将薄GeTe层和Sb2Te3层堆叠而成的超晶格结构材料。

由于PRAM利用热效应来工作，因此存在功耗较高，以及当高密度集成时相邻存储单元之间会因热影响而产生错误等问题。

3. MRAM的工作原理

将薄绝缘体（通常使用MgO）夹在两个磁体层之间，穿过绝缘体的磁体间电流（隧道电流）会随着两个磁体的相对磁化方向的变化而发生变化（隧道磁阻效应）。

MRAM是一种利用这种性质的非易失性存储器（图3）[4]。

当两个磁体的磁化方向相同时（平行状态），可以通过较大电流（低阻态：LR）；而当它们方向相反（反平行状态）时，只能通过较小电流（高阻态：HR）。

信息的写入通过改变其中一个磁体的磁化方向来实现。

主要有两种方式，一种是通过在相邻线路中通入电流产生磁场的切换式式（Toggle MRAM或简称MRAM），另一种是利用两个磁体之间电流的自旋转移矩磁方式（STT-MRAM）。

后者则是利用了电子携带的磁性（自旋）的磁化方向与通过的磁体层方向相同时更容易通过的特性。

当从下方注入电子时（如左图所示），只有自旋方向与磁铁磁化方向相同的电子才能穿过绝缘层，并使对侧磁铁的磁化方向反转为与电子自旋方向相同。这种现象被称为自旋传递转矩。

当从上方注入电子时（如右图所示），无法穿过下方磁铁的电子会将自己的自旋传递给上方磁铁，从而使上方磁铁的磁化方向发生反转，实现信息的写入。

读取信息时，通过在两个电极上施加比写入信息时更低的电压，并测量通过的电流。只要不进行重写操作，存储的信息将会保持非易失性。

一般来说MRAM在信息写入方面面临一些挑战。例如受到外部磁场的影响，导致所保存的信息被意外改写。在扭矩型MRAM中，磁化反转需要较大电流从而导致功耗过高。而在STT-MRAM中，电子自旋反转磁体磁化方向时，由于热效应的影响，磁化方向有一定概率无法成功反转。因此在信息写入时需要采取一些改进措施。

4. 闪存和EEPROM的工作原理

闪存和EEPROM是一种利用金属氧化物半导体场效应晶体管（MOSFET）的栅极部分来存储电荷，从而实现非易失性存储的存储器。

目前主流的半导体晶体管是MOSFET（图7(a)），其通过在栅极部分施加电压来控制被称为沟道的部分的电阻，从而通过控制源极和漏极之间的电流来实现晶体管的功能。

此种类型的 MOSFET 中，当在栅极上施加正电压，源极和漏极之间会产生电流流动。当源极和漏极之间开始产生电流流动时的栅极电压称为“阈值电压”。

图4 (b) 和 (c) 分别为闪存以及EEPROM存储元件的示例。

在栅极电极（控制栅极）下方，通过绝缘膜设置了一个储存电荷的层（电荷储存层）。当电荷储存层中积累了电子（如图4(b)所示）时，MOSFET的阈值电压会升高，如不施加较高的栅极电压，源极和漏极之间不会通过电流。

当电荷储存层中没有电子（如图4(c)所示）时，阈值电压降低，即使在低栅极电压下，源极和漏极之间也会有电流通过。

闪存和EEPROM通过阈值电压的差异来存储信息。

通过在控制栅极与源极或漏极之间施加高电压，电子可以通过绝缘膜被积累或提取，从而实现信息的写入和修改。

只要不施加高电压积累或提取电子，存储的信息就会保持非易失性。

信息读取时在控制栅极上施加电压，并测量源极和漏极之间的电流。以此测量阈值电压是处于高状态还是低状态来读取存储的信息。

EEPROM通过将此类元件与普通的MOSFET连接，构成一个存储单元。

在闪存中，仅将存储部分的元件串联连接，采用对每组连接的存储元件进行写入或擦除的方法来实现高集成化。

以往主要记录高电阻和低电阻两种类型值，如今可以通过调整电荷存储层中电子的积累量分成多个级别，令一个存储元件可保存多种信息状态。

此外，将以往在硅晶圆平面上制造的存储元件以立体方式布置可实现更高的存储容量。

在平面结构的存储单元中电荷存储层主要采用导电材料（浮动栅极方式），而立体结构的存储单元则更多地使用绝缘膜。[1,5]

无论是闪存还是EEPROM，在进行信息重写的过程中，电子均会穿过绝缘层。如此绝缘层的绝缘性能将会下降，重写次数上限通常在10万次左右。此外，为了实现重写操作，需在电路中配备升压电路以施加较高电压，从而增加了电路的复杂性并导致功耗增加。

参考文献

[1]  C. Zhao, et al., Materials 7, pp. 5117-5145 (2014).
[2] Y. Chen,  IEEE T.  Electron Dev. 67, pp. 420 – 433 (2020).
[3] M. L. Gallo and A. Sebastian J. Phys. D53, p. 213002 (2020).
[4] S. Ikegawa et al.,　IEEE T.  Electron Dev. 67, pp.1407-1419 (2020)
[5] A. Goda, Electronics 10, p.3156 (2021).

投稿 非易失性存储器的工作原理 – 按非易失性存储器类型进行介绍 は RAMXEED に最初に表示されました。

非揮發性記憶體是一種即使電源關閉資料也不會消失的記憶體。非揮發性記憶體有多種類型，而電源關閉後資料不消失的機制則因記憶體種類而異。本文將解說各種非揮發性記憶體的運作原理。

本頁面介紹FeRAM以外的非揮發性記憶體運作原理。 關於FeRAM的運作原理，請參閱以下頁面。

FeRAM 原理全解析：從基本結構到非揮発性記憶體的優勢比較

ReRAM的運作原理

圖1 ReRAM的概念圖

利用置於兩個電極之間的金屬氧化物等絕緣體（常用鉭、鉿等金屬氧化物）的電阻變化來記憶資訊（圖1）[2]。

在兩個電極之間施加電壓時，處於高電阻狀態（HR）的絕緣體在特定電壓下會形成稱為「細絲（Filament）」的電流路徑，進而轉變為低電阻狀態（LR）。

當電壓進一步提高時，這個細絲會消失，使原本處於LR的絕緣體回到HR狀態（類似於過電流使細絲因熱熔化而無法導電的現象）。

要恢復到原始的HR狀態，目前主流方法是反轉電極極性，利用細絲的氧化還原反應來進行改寫。

讀取資訊時，在兩個電極施加比寫入電壓更低的電壓，然後讀取電流值。

由於必須施加高電壓並流通大電流才能改寫記憶，因此成為非揮發性記憶體。

除了這種運作機制的ReRAM之外，也有利用電極與絕緣體之間的蕭特基能障（Schottky Barrier）高度變化或氧化還原反應來產生HR和LR狀態並運作的ReRAM。

PCRAM的運作原理

圖2 PCRAM的概念圖

利用置於兩個電極之間的硫屬化物（Chalcogenide）絕緣體（常用Ge₂Sb₂Te₅）等的電阻變化來記憶資訊（圖2）[3]。

這類絕緣體在非晶態（構成元素如玻璃般無序排列的狀態）時為高電阻狀態（HR），在結晶態時為低電阻狀態（LR）。

透過在夾著硫屬化物的電極間施加電壓並流通電流，可以加熱硫屬化物。緩慢切斷電流可形成結晶態，快速切斷電流急速冷卻則可形成非晶態，藉此完成資訊寫入。

讀取資訊時，在兩個電極施加比寫入電壓更低的電壓，然後讀取電流值。只要不流通會提高溫度的電流，記憶就能非揮發性保持。

PRAM除了使用硫屬化物外，也會使用將薄GeTe層與Sb₂Te₃層多層反覆堆疊（超晶格結構）的材料。

PRAM因為利用熱能，存在功耗較高的問題，且高密度封裝時相鄰記憶單元可能因熱影響而產生錯誤等課題。

MRAM的運作原理

圖3 MRAM的概念圖

在用薄絕緣體（常用MgO）夾於兩個磁體之間的結構中，穿透絕緣體在兩個磁體間流動的電流（穿隧電流）會隨著磁體相對磁化方向而變化（穿隧磁阻效應，TMR效應）。

MRAM是利用此特性的非揮發性記憶體（圖3）[4]。

兩個磁體的磁化方向相同時（平行狀態），可流通較大電流（低電阻狀態：LR）；方向相反時（反平行狀態），只能流通較小電流（高電阻狀態：HR）。

記憶的寫入是透過改變其中一個磁體的磁化方向來進行。

主要有兩種方式：一種是利用在鄰近配線流通電流產生的磁場的切換方式（Toggle MRAM或簡稱MRAM），另一種是利用在兩個磁體間流動的電流的自旋轉移力矩方式（STT-MRAM）。

後者利用了電子帶有的磁性（自旋）在磁化方向與通過的磁體相同時較容易通過的特性。

從下方注入電子時（左圖），只有自旋方向與磁體相同的電子能穿透絕緣體，並使對側磁體的磁化方向翻轉至與自旋相同的方向（自旋轉移力矩）。

相反地，從上方注入電子時（右圖），無法通過下方磁體的電子的自旋會使上方磁體的磁化方向翻轉，完成資訊改寫。

讀取資訊時，在兩個電極施加比寫入電壓更低的電壓，然後測量電流。只要不進行改寫資訊的操作，記憶就能非揮發性保持。

一般而言，MRAM存在以下課題：外部磁場可能導致保持的資訊被改寫；力矩型MRAM需要較大電流來翻轉磁體，導致功耗增加；STT-MRAM在電子自旋翻轉磁體磁化方向時，因熱影響有一定機率無法翻轉，因此資訊改寫時需要特殊設計等。

快閃記憶體、EEPROM的運作原理

圖4 MOSFET、快閃記憶體、EEPROM的概念圖

這是在金屬氧化物半導體場效電晶體（MOSFET）的閘極部分蓄積電荷，藉此具備非揮發性記憶資訊功能的記憶體。

目前半導體電晶體的主流MOSFET（圖4(a)）是在閘極部分施加電壓來控制稱為通道部分的電阻，藉此控制源極與汲極間流動的電流，發揮電晶體的功能。

假設在閘極施加正電壓時，源極與汲極間開始流通電流的MOSFET類型。源極與汲極間開始流通電流時的閘極電壓稱為「臨界電壓（閾值電壓）」。

圖4(b)和(c)是快閃記憶體、EEPROM記憶元件的範例。

在閘極電極（控制閘極）下方，透過絕緣膜配置了蓄積電荷的層（電荷儲存層）。當電荷儲存層蓄積電子的狀態（圖4(b)）時，MOSFET的臨界電壓升高，必須施加較高的閘極電壓才能使源極與汲極間流通電流。

當電荷儲存層沒有電子的狀態（圖4(c)）時，臨界電壓降低，即使施加較低的閘極電壓也能使源極與汲極間流通電流。

快閃記憶體、EEPROM利用這種臨界電壓的差異來記憶資訊。

在控制閘極與源極間或汲極間施加高電壓，透過絕緣膜蓄積或抽出電子，完成資訊改寫。

只要不施加高電壓進行電荷儲存層的電子蓄積或抽出，記憶就能非揮發性保持。

資訊讀取是在控制閘極施加電壓，測量源極與汲極間流動的電流，檢測處於高臨界電壓狀態或低臨界電壓狀態來進行。

EEPROM是將這類元件與一般MOSFET連接構成一個記憶單元。

快閃記憶體則採用僅將記憶部分的元件串聯連接數個，對連接的記憶元件以群組為單位進行寫入或抹除的方法，實現了高集積化。

以前主流是記憶高電阻和低電阻兩個值的類型，但現在透過分多階段調整電荷儲存層的電子蓄積量，一個記憶元件可以保持多個記憶。

此外，以前在矽晶圓平面上製作的記憶元件，現在透過立體配置，實現了更高的記憶容量。

平面配置的記憶元件中，電荷儲存層主流使用導電性材料（浮動閘極方式），但立體配置的記憶元件則多使用絕緣膜。[1,5]

快閃記憶體和EEPROM在資訊改寫時，因電子穿透絕緣膜導致絕緣膜的絕緣耐性劣化，因此改寫次數約為10萬次；且因為使用高電壓改寫，必須設置升壓電路，導致功耗增加等課題。

參考文獻

[1] C. Zhao, et al., Materials 7, pp. 5117-5145 (2014).
[2] ReRAM相關：Y. Chen, IEEE T. Electron Dev. 67, pp. 420–433 (2020).
[3] PCRAM相關：M. L. Gallo and A. Sebastian J. Phys. D53, p. 213002 (2020).
[4] MRAM相關：S. Ikegawa et al., IEEE T. Electron Dev. 67, pp.1407-1419 (2020)
[5] 快閃記憶體相關：A. Goda, Electronics 10, p.3156 (2021).

投稿 非揮發性記憶體的運作原理 — 依記憶體種類介紹 は RAMXEED に最初に表示されました。

非揮發性記憶體是什麼

非揮發性記憶體（Non-Volatile Memory）是電腦、智慧型手機等裝置使用的記憶裝置（Memory）之一，是一種即使不從外部供給電源也能保持記憶內容的記憶體。

在現代電腦中，由中央處理器（CPU：Central Processing Unit）直接高速處理的資料通常保存在揮發性記憶體（沒有外部電源就無法保持記憶）中，而不那麼頻繁使用的資料則一般保存在非揮發性記憶體中。

非揮發性記憶體包含由半導體、磁帶、光碟等構成的多種類型記憶體，但本文將限定說明使用半導體的非揮發性記憶體。

非揮發性記憶體的種類與特徵

非揮發性記憶體大致分為唯讀記憶體（Read Only Memory：ROM）和可改寫的非揮發性記憶體兩種類型。前者在製造過程中寫入資訊，後者則可由使用者任意改寫資訊。

ROM包括在製造過程中寫入資訊的光罩ROM（MASK ROM），以及使用者可進行一次性寫入的OTP ROM（One Time Programmable ROM，一次可程式化ROM）等。在可改寫的非揮發性記憶體方面，分別於1970年代、1980年代實用化的EEPROM（Electrically Erasable Programmable Read Only Memory，電子抹除式可程式化唯讀記憶體）與快閃記憶體（FLASH Memory）被廣泛使用。

此外，2000年代以後，可高速改寫的強誘電體記憶體、磁阻記憶體、電阻變化記憶體、相變化記憶體被稱為「新興記憶體（Emerging Memory）」而備受關注。這些新興記憶體中，可隨機進行改寫與讀取的RAM（Random Access Memory，隨機存取記憶體）分別被稱為FeRAM（Ferroelectric RAM，鐵電記憶體）、MRAM（Magnetoresistive RAM，磁阻式隨機存取記憶體）、ReRAM（Resistive RAM，電阻式隨機存取記憶體）、PCRAM（Phase Change RAM，相變化隨機存取記憶體；也稱為PRAM）。

各記憶體的運作原理與定性特性如下

表1. 非揮發性記憶體的記憶保持原理與特性比較

表1. 非揮發性記憶體的記憶保持原理與特性比較

本公司製造的FeRAM（鐵電記憶體）相較於快閃記憶體，雖然記憶容量較小，但具有改寫速度快、改寫次數極高（為快閃記憶體的10萬倍以上[2]）、改寫時功耗低等特徵。自製造開始至今已25年的FeRAM，相較於其他新興記憶體（Emerging Memory），其技術成熟度更高，可靠性也被認為更優異。

此外，本公司經手的ReRAM透過改寫演算法的最佳化，實現了比快閃記憶體更多、與EEPROM同等的100萬次改寫次數，這是其特色所在。為了優先滿足助聽器等電池驅動裝置的必要需求——低峰值工作電流與低功耗，其改寫速度本身相較於一般ReRAM較慢。

非揮發性記憶體的用途

快閃記憶體雖然改寫速度較慢，但因其容量極大，被用作電腦的儲存記憶體。新興記憶體（Emerging Memory）由於具備低功耗、高速且幾乎可無限次改寫的特性，應用領域包括工業設備的資料記錄、智慧電錶、RFID（Radio Frequency Identification，射頻識別）等。

非揮發性記憶體在人工智慧（AI）的應用

隨著近期生成式AI的普及，用於機器學習處理龐大資料的電腦功耗急遽增加，成為一大問題。造成功耗上升的原因之一，是電腦內部使用了揮發性記憶體（用於機器學習時的「權重」處理）。

機器學習是透過稱為感知器（Perceptron）的多層結構，由人工神經元或類神經網路來執行[3]。在各層（節點）中進行乘積和運算，結果會加上「權重」後傳送到下一層。若將此權重處理改用非揮發性記憶體（Non-Volatile Memory），據說可以降低功耗。

圖5. 回聲狀態網路（Echo State Network）的原理。各層的資料會乘上「權重」wⁱⁿ、w^R及w^out後傳播。在儲備池運算中，儲備池層利用非線性物理現象，僅調整權重w^out。

使用FeRAM進行機器學習的研究正蓬勃發展，特別是被稱為回聲狀態網路（Echo State Network）方法之一的儲備池運算（Reservoir Computing）備受關注（圖5）。權重調整僅在輸出層的最終節點進行，中間的儲備池層則利用非線性物理現象，據說可實現低功耗的機器學習[4]。

與本公司在FeRAM使用的強誘電體晶體方面進行共同研究的東京大學研究所工學系研究科高木信一教授的研究室，發表了利用強誘電體極化量與電場之間非線性關係的儲備池運算研究，在全球引起廣大關注[5]。

參考文獻

[1] G. Molas et al., Appl. Sci. vol. 11, p.11254 (2021),
B. Li, et al. p. 381 GLSVLSI 2019，以及參考本公司與記憶體製造商（Everspin, Infineon, Samsung, Kioxia）的資料製作。

[2] 富士通半導體記憶體解決方案，FeRAM概要與實績（白皮書）

[3] W. Gardner et al., Atmospheric Environment Vol. 32, p. 2627 (1998),
M. POPESCU, et al., WSEAS TRANSACTIONS on CIRCUITS and SYSTEMS, Vol. 8, p. 579 (2009).

[4] 田中剛平他《儲備池運算》森北出版株式會社 2021.
K. Kamimura, et al., ESSDERC 2019,
S. Oh, et al., APL Mater. 7, 091109 (2019),
M. Lederer et al., IEEE T. Electron Devices 68, p. 2295 (2021).

[5] E. Nako, et al., 2020 Symp. VLSI T,
S. Takagi et al, IPRS 2024.

投稿 非揮發性記憶體（Non-Volatile Memory）是什麼？解說種類、各自特徵與用途 は RAMXEED に最初に表示されました。

FeRAM 的特性

FeRAM（Ferroelectric Random Access Memory）是一種非揮發性記憶體，同時融合了揮發性記憶體的性能優勢。作為非揮發性記憶體，其特點包括即使電源關閉資料仍可保存（非揮發性）以及低功耗運作；同時也具備揮發性記憶體所具有的高寫入耐久性（可承受大量寫入次數）與高速寫入能力，因此可歸納為具備上述四大特性的記憶體。表 1 顯示 FeRAM 與其他記憶體產品的特性比較。FeRAM 採用鐵電材料作為記憶元件，透過製程技術的持續開發，已實現超過 100 兆次的寫入耐久性以及可對應 125°C 高溫環境的性能。

表 1．記憶體特性比較

FeRAM 的原理

FeRAM 採用強誘電體材料 PZT（鉛鋯鈦酸鹽，Lead Zirconate Titanate）作為記憶元件。其 PZT 的晶體結構如圖 1 所示。PZT 晶體的特性在於，當施加電壓時會產生極化現象（Zr/Ti 原子在晶體內部上下位移），即使停止施加電壓後極化狀態仍會殘留。因此，依據電場方向的不同，原子會形成兩個穩定狀態，並將其作為非揮發性記憶體中的「0」與「1」資料儲存原理。

圖 1．PZT（鉛鋯鈦酸鹽）的晶體結構

PZT 晶體的極化量與電壓關係特性如圖 2 所示。其極化量呈現遲滯（Hysteresis）特性，在電壓為 0V 時存在兩個穩定點，並分別對應為「0」與「1」資料。由於 Zr/Ti 原子在晶體內部上下移動時產生的物理損傷極小，因此形成具備極高寫入耐久性的記憶元件。此外，在進行寫入時，不受先前穩定狀態（「0」或「1」資料）影響，僅需改變電場方向即可轉換至下一個穩定狀態（「0」或「1」資料），因此在特性比較表中以「可重複覆寫（Overwrite）」來表達此特性。

圖 2．PZT 晶體極化量與電壓特性（遲滯特性）

FeRAM 的記憶體單元結構

FeRAM 的記憶體單元結構主要分為兩種類型：一種是每個單元由 2 個電晶體與 2 個強誘電體電容構成的 2T2C 型（圖 3），另一種是每個單元由 1 個電晶體與 1 個強誘電體電容構成的 1T1C 型（圖 4）。強誘電體電容是指以強誘電體材料夾在導電體（上電極與下電極）之間形成的電容結構，各導電體分別連接至位元線（BL）與板極線（PL）（圖 5）。

圖 3．2T2C 型記憶體單元結構　　圖 4．1T1C 型記憶體單元結構　　圖 5．強誘電體電容結構

2T2C 型是將實際單元與參考單元相鄰配置，並使參考單元保持與實際單元相反的資料狀態進行電路運作。透過比較實際單元輸出的位元線電壓（BL）與參考單元輸出的位元線電壓（BLb）來判斷資料內容，當 BL > BLb 時判定為「1」資料，當 BL < BLb 時判定為「0」資料。由於兩個強誘電體電容以互補方式運作，使資料保持更為穩定，因此常應用於車用電子等高可靠性需求產品。

1T1C 型則是將實際單元輸出的位元線電壓（BL）與由獨立電路產生的參考電壓進行比較，當 參考電壓 > BL 時判定為「1」資料，當 參考電壓 < BL 時判定為「0」資料。由於單一記憶體單元面積僅為 2T2C 型的一半，因此特別適合應用於大容量 FeRAM 產品設計。

FeRAM 的基本動作

記憶體單元的讀取（Read）動作如圖 6 所示。當將連接至強誘電體電容位元線（BL）的電極設為 Low，並將連接至板極線（PL）的電極電壓由 Low 提升至 High（BL＝L，PL＝L→H） 時，即可進行讀取動作。在 PL＝L→H 的過程中，原本儲存在強誘電體中的電荷會被釋放，而依據穩定狀態（「0」「1」資料）不同，所輸出的電荷量 Q 亦有所差異。透過偵測此電荷量差異來判斷「0」「1」資料，於電路層級上則表現為位元線上的電位差，並經由感測放大器（Sense Amplifier）放大後輸出為資料訊號。

圖 6．記憶體單元讀取動作（遲滯特性轉換）

記憶體單元的寫入（Write）動作如圖 7、圖 8 所示。當寫入「0」資料時，將連接至強誘電體電容位元線（BL）的電極設為 Low，並將連接至板極線（PL）的電極施加 High 電壓（BL＝L，PL＝H） 以完成寫入動作，之後再將板極線（PL）拉回 Low，使其進入待機狀態並以「0」資料保持。另一方面，當寫入「1」資料時，將連接至位元線（BL）的電極設為 High，並將連接至板極線（PL）的電極設為 Low（BL＝H，PL＝L） 以完成寫入動作，之後再將位元線（BL）拉回 Low，使其進入待機狀態並以「1」資料保持。

圖 7．記憶體單元寫入動作（遲滯特性轉換）：「0」資料情況

圖 8．記憶體單元寫入動作（遲滯特性轉換）：「1」資料情況

投稿 FeRAM 原理全解析：從基本結構到非揮発性記憶體的優勢比較 は RAMXEED に最初に表示されました。

透過 FeRAM 的高速寫入與高耐寫入特性，即使在停電或瞬間電力中斷（瞬停）時，也能準確記錄充電至電動車的電力量，實現對使用者的正確計費。此外，亦可進行電壓波動、頻率變動等各種異常事件的日誌記錄（Logging），有助於問題原因的分析與追蹤。

EV 充電樁中 FeRAM 的應用案例

EV 充電樁可分為兩種類型：
從電網供電，將 AC 電力直接輸出至 EV 電池的 AC 充電樁，
以及將 AC 轉換為 DC 電力後輸出的 DC 快速充電樁。
FeRAM 可應用於這兩種系統中。

憑藉 FeRAM 的高速寫入與高耐寫入能力，即使發生停電或瞬停，
仍能準確記錄電動車實際充入的電力量，確保使用者被正確計費。
同時，記錄電壓波動、頻率變化等異常事件，亦有助於問題根源的識別與故障排除。

區塊圖（以 DC 快充為例）

電力計量單元中使用 FeRAM 的優勢

FeRAM 具備高速寫入與高耐寫入次數的特性，因此能進行高頻率的日誌記錄（Logging）。
藉由頻繁記錄電力資料，即使發生停電或瞬停，也能確保電力資訊被完整且準確地保存。

當記錄頻率較低的情況

在下例中，將 EV 充電過程分為 9 個時段進行測量，並將資料記錄於非揮發性記憶體中。

期間發生了 3 次瞬間停電，由於記錄頻率較低，
電力輸出短暫歸零的綠色區域中，電力記錄並未正確保存。

當記錄頻率較高的情況

在下例中，記錄頻率提高至 每 100 毫秒（100ms） 一次，
將資料即時寫入非揮發性記憶體。

即使同樣發生 3 次瞬停，由於記錄頻率高，電力資料仍能被完整記錄。

以 100ms 間隔記錄時，各類非揮發性記憶體的耐用年限

使用 FeRAM 的優點

• 即使在停電或瞬間電力中斷（瞬停）時，仍能準確記錄 EV 充電電力，實現對使用者的正確計費。
• 可記錄電壓波動、頻率變化等異常事件，協助進行問題分析與原因追蹤。

推薦產品

MB85RS2MTA

介面：SPI
容量：2Mbit
電壓範圍：1.8V ～ 3.6V
操作速度：33MHz
操作溫度：-40°C ～ 85°C
封裝：SOP8

備註：建議同時應用於電力計量單元（Power Meter Unit）與控制單元（Control Unit）

MB85RS256B

介面：SPI
容量：256Kbit
電壓範圍：2.7V ～ 3.6V
操作速度：33MHz
操作溫度：-40°C ～ 85°C
封裝：SOP8

備註：建議應用於電力計量單元（Power Meter Unit）

MB85RS64

介面：SPI
容量：64Kbit
電壓範圍：2.7V ～ 3.6V
操作速度：20MHz
操作溫度：-40°C ～ 85°C
封裝：SOP8

備註：建議應用於電力計量單元（Power Meter Unit）

投稿 FeRAM 在電動車充電樁中的應用實例 は RAMXEED に最初に表示されました。