FRAM備份電路的設計方法｜從電源斷電到寫入完成的必要容量計算與電容選型
本文將說明 FRAM（FeRAM，鐵電隨機存取記憶體）備份電路的設計方法，包括電源中斷偵測、斷電後的資料保存流程、寫入所需時間，以及備份電容容量的計算與選型。
如果您正在評估 FRAM 備份電路、電源中斷時的資料保存，或已有明確的產品設計需求，可透過產品／技術諮詢與 RAMXEED 技術團隊聯絡。
FRAM備份電路如何因應電源中斷？基本設計原則
停電對策的本質，是在剩餘能量內完成資料退避處理。是否成立，主要由偵測電壓、最低動作電壓、退避時間與負載電流決定。
FeRAM具有寫入延遲小、不需要等待erase的特性，因此能縮短必要保持時間。設計時，基本上應以最大電流與最低溫條件進行評估。
停電與瞬斷發生時的電路層級現象
即使輸入電源被切斷，VDD也不會立刻變成0，而是會依照輸出電容的放電情況連續下降。電壓下降速度由電容容量與負載電流決定，負載電流越大，保持時間越短。
當VDD下降到MCU的brown-out門檻時，MCU會進入reset狀態，處理也會中斷。周邊IC或通訊匯流排，有時會在MCU reset之前就先進入動作保證範圍外，導致SPI或I2C傳輸失敗。
因此，設計前提是實際量測電壓下降波形，並以數值掌握在哪個電壓範圍內仍能維持正常處理。
為什麼FRAM適合用於備份用途
FRAM不需要page erase流程，可以以byte單位快速完成寫入。這項特性可縮短資料退避處理時間，降低hold-up time的要求。
此外，FeRAM具備高寫入耐久性，即使每次偵測到停電時都更新狀態資訊，也比較不容易受到壽命設計限制。若選擇動作電壓範圍較寬的產品，也能在電壓下降過程中確保更多可處理時間。
能在時間軸上保留設計margin，是FRAM與其他記憶體相比的重要差異。
備份方式的種類：電容、超級電容、UPS比較
Hold-up電容方式的電路較簡單，適合維持數十毫秒到數百毫秒的保持時間。所需容量由負載電流與允許電壓差決定，因此會與基板面積形成trade-off。
超級電容可支援秒級保持時間，但漏電流會影響待機功耗，也需要充電控制電路。UPS則能提供最高可靠性，但成本與體積都會增加。
因此，需要定量比較保持時間需求與功耗限制，選擇不過度也不足的備份方式。
從電源中斷偵測到FRAM寫入完成的設計流程
電源斷電對策，本質上是時間設計。從偵測到電源斷電的時間點開始，到VDD降至最低動作電壓之前，必須完成資料退避處理。
偵測門檻設定、中斷反應時間、退避資料量與通訊速度，都會影響設計是否成立。因此需要將各個流程拆解，並以最壞條件進行累積評估。
電源斷電偵測電路的構成：比較器／電壓監控IC
電源斷電偵測常見方式包括使用比較器與參考電壓，或採用專用電壓監控IC。設計上的重要項目包括門檻精度、輸出延遲、hysteresis寬度與輸出形式。
偵測電壓應設定在MCU仍能穩定運作的範圍內。若偵測延遲過大，可用於退避的時間就會減少，因此必須依照datasheet中的最大值進行評估。
為了避免雜訊造成誤偵測，輸入filter與layout也需要一併檢討。設計時應確認包含溫度變化與零件公差在內的門檻值偏差，並透過實際波形驗證偵測時機。
寫入完成前所需時間的估算方法
所需時間可拆解為偵測延遲、中斷反應、退避資料準備、FRAM傳輸，以及完成處理等項目。
在SPI或I2C通訊中，不能只看clock frequency，也需要把driver處理時間納入實測值。若系統存在中斷禁止區間或其他task執行時間，也必須將其最大值加總進去。
FRAM寫入時間會依資料長度增加，因此退避對象應固定後再進行評估。最後，應透過控制電壓的斷電測試，確認實際完成時間與成功率。
Fail-safe設計與電壓下降margin的思考方式
安全設計的基本，是採用即使處理在中途停止也不會造成系統破綻的結構。可透過雙重區域方式、世代編號管理、CRC附加等方法，判斷資料一致性。
實作上可採用最後寫入commit資訊的結構，讓系統能夠識別尚未完成的資料。電壓margin則應以MCU、FRAM、周邊IC的最低動作電壓中最高的值作為基準來設定。
此外，還需要將電容容量公差、低溫造成的容量下降、ESR增加等條件納入最壞情況評估，確認即使在電壓下降過程中，資料一致性仍能被維持。
FRAM備份電路所需的電容容量計算與選型
維持資料退避所需的電容容量，主要由退避處理所需時間、從偵測電壓到最低動作電壓之間的電壓差，以及退避期間的負載電流決定。
設計時，首先需要透過實測確定退避處理時間，接著定義系統能保證正常動作的電壓範圍。在此基礎上，將退避期間流動的電流以安全側估算，並計算所需容量。
計算結果必須以容量公差、溫度特性與經年劣化後的下限值進行評估，最後再透過實機電源遮斷測試確認設計是否成立。
如何根據 Hold-up Time 計算備份電容容量
容量計算的基本概念很單純，核心在於需要儲存多少能量才能完成資料退避。退避期間流動的電流越大，為了確保相同時間，就需要更大的電容容量。
相反地，若可利用的電壓差越大，能使用的能量越多，因此所需容量可以相對降低。在實務設計中，退避期間的電流應以最大值計算，退避時間也應以最壞情況估算。
此外，也需要假設電容容量公差落在下限的情況。若使用低溫時容量會下降的電容種類，則必須以最低使用溫度下的實效容量重新評估。
實裝上的注意事項：ESR、溫度特性與劣化
即使電容容量足夠，如果內部電阻過大，也可能在退避開始時因電流變化造成電壓瞬間下降。這種瞬間電壓下降可能使MCU進入brown-out reset（低電壓重置），導致寫入處理尚未開始就被中斷。
因此，在元件選型時，需要確認ESR的頻率特性與溫度依存性，並將電源走線阻抗與迴路設計方式一起納入評估。
有些電容在壽命末期會出現內部電阻上升的情況，因此也需要依照產品設計壽命，在劣化條件下確認備份動作是否仍然成立。
採用超級電容時的設計重點
超級電容可以實現秒級的hold-up time，但其漏電流會增加待機功耗。因此，充電電路需要限制突入電流，並設置避免超過額定電壓的保護機制。
若採用串聯結構，還需要加入抑制各cell電壓偏差的機制，同時考量故障時的安全性。由於超級電容的內部電阻所造成的電壓下降，有時會比一般電容更明顯，因此必須在實機上施加負載並進行電源遮斷測試。
測試時需要確認，在退避處理完成之前，系統電壓是否能維持在可正常動作的範圍內。
電源中斷時確實完成寫入的設計指引
電源中斷對策，是透過計算與驗證反覆確認成立條件的設計工作。偵測電壓、最低動作電壓、退避時間與負載電流都必須以數值明確定義，並整理出彼此之間的關係。
即使在計算上成立，實機中也可能因零件差異或溫度條件而出現不同結果。因此，一旦發生設計變更，就需要重新確認前提條件並再次評估。這種持續驗證的運用方式，對確保可靠性非常重要。
設計流程整理
首先，需要明確定義應保存的資料範圍、可接受的資料損失，以及電源恢復後的處理內容。接著量測電壓下降波形，掌握系統可以維持正常動作的時間。
在選定電源中斷偵測電路後，需要實測退避處理時間，並計算必要電容容量。元件選型時，應將使用溫度範圍與容量公差一併納入評估。
最後階段，需要多次執行電源遮斷測試，確認寫入完成率，以及重新啟動後的資料一致性。
容量計算與安全率的重要性
安全率不是單純為了增加餘裕的裝飾，而是用來吸收不確定性的設計要素。負載電流變動、容量公差、溫度造成的容量下降，以及經年劣化造成的特性變化，都需要逐項累積評估。
此外，電源路徑阻抗與電容內部電阻造成的電壓下降，也不能忽略。不能只依賴計算值做判斷，而應反覆進行電源遮斷測試，確認實際寫入完成率。
以數值與實測雙方作為依據所建立的安全率，才能支撐量產階段的穩定動作。
採用FRAM帶來的設計優勢
FRAM具有寫入延遲小的特性，因此可以縮短退避處理時間。其結果是，系統所需的hold-up容量可以降低，也更容易因應基板面積與成本上的限制。
由於FeRAM具備高寫入耐久性，即使每次發生停電時都更新狀態資訊，對記憶體壽命的影響也相對有限。另一方面，FRAM不需要erase等待時間，處理時間的變動較小，這也是容易確保設計margin的原因之一。
能夠在時間軸上保留更多餘裕，是採用FRAM作為電源中斷備份設計時的重要優勢。
如果您正在為電源中斷保護或資料備份設計尋找合適的 FRAM，無論是產品選型、規格確認、評估樣品，或備份時間與電容容量的評估，都歡迎與 RAMXEED 技術團隊聯絡。
RAMXEED提供的FeRAM產品列表
https://www.ramxeed.com/zh-tw/products/feram-products
