類比電路與數位電路差異｜ASIC設計流程、Full Custom與Mixed-signal設計
本文將從 ASIC（特殊應用積體電路）的基本概念開始，說明類比電路與數位電路的差異，以及 ASIC 的主要設計流程與方法，包括 Full Custom、Standard Cell 與 混合訊號 ASIC（Mixed-signal ASIC）。並進一步介紹類比／數位整合、驗證流程，以及 ASIC 與 FeRAM 等記憶體技術整合時的重要設計考量。
如果您已有 ASIC 客製化開發需求，或正在評估類比、數位與 Mixed-signal ASIC 的架構，可透過產品／技術諮詢與 RAMXEED 技術團隊聯絡。
什麼是ASIC
ASIC（Application Specific Integrated Circuit，特殊應用積體電路）是針對特定用途，將性能、功耗、面積與成本進行最佳化的客製化積體電路。相較於通用處理器或ASSP，ASIC可去除不必要功能，並將必要功能硬體化，因此能實現更高的能源效率與處理吞吐量（throughput）。
另一方面，ASIC需要較高的初期開發費用，例如光罩費與NRE（Non-Recurring Engineering）費用。因此，是否採用ASIC，需要依照量產規模、產品生命週期與差異化需求進行判斷。ASIC也常作為FPGA量產化時的移行方案，而前期架構設計會直接影響最終成果。
ASIC的基本結構與分類：Full Custom、Standard Cell、Gate Array
Full custom ASIC是在電晶體層級設計電路與layout，可針對電路方式、元件尺寸與配線進行細部最佳化。它能達到最高性能、面積效率與低功耗，但設計工時長、驗證負擔大，再利用性也較低。
Standard cell方式是目前主流的ASIC設計方法，透過library化的標準cell進行配置與繞線，在設計期間、品質與成本之間取得平衡。Gate array（master slice）則是共用電晶體陣列，再以金屬配線客製化功能，可縮短開發時間並降低NRE，但性能與設計自由度相對有限。
類比ASIC、數位ASIC、Mixed-signal ASIC的概要
類比ASIC由放大器、濾波器、基準電源、感測器介面sensor interface等處理連續訊號的電路組成，設計重點包括訊噪比（S/N）、線性度（linearity），以及對溫度與製程變異的耐受能力。
數位ASIC主要負責邏輯運算與狀態控制，透過平行化與pipeline提升處理throughput。Mixed-signal ASIC則是在同一顆die中整合類比與數位電路，例如ADC/DAC、PLL、SERDES、DSP等block。整合時，crosstalk、電源分離、clock jitter與timing整合會成為主要課題。
ASIC活躍的領域與代表性應用
在消費性電子領域，ASIC常見於影像處理引擎、audio codec與電源管理IC。設計時需要在熱設計與電池續航限制下，尋找PPA（性能、功耗、面積）的最佳平衡。
在車用領域，ASIC可用於雷達與攝影機front-end、馬達控制、gate driver等應用，功能安全（ISO 26262）與AEC-Q規範是重要條件。工業與醫療領域則重視高解析度量測、超音波、生物訊號處理與可靠通訊。通訊基礎設施中，ASIC也常用於5G/6G beamforming、baseband與光收發器等場景。
類比電路與數位電路的差異
類比電路需要處理物理量的連續變化，因此元件變異、溫度、電源ripple與layout寄生效應，都會直接影響性能。數位電路則以0/1的離散level表示資訊，較容易確保雜訊裕度（noise margin），也容易搭配冗餘設計與錯誤修正。
不過，隨著高速化推進，數位電路也會面臨SI/PI、jitter與timing closure等問題。因此，在ASIC設計中，需要理解類比與數位電路的特性差異，並從規格、測試、量產性與記憶體技術整合等角度進行判斷。
類比電路的特徵：連續訊號、精度與雜訊敏感度
類比電路處理連續值，常用增益（gain）、頻寬（bandwidth）、相位裕度（phase margin）、線性度（linearity）、PSRR、CMRR、雜訊密度（noise density）等指標進行評估。
設計時需要控制元件匹配（matching）、溫度係數、1/f noise、substrate coupling，以及配線電阻與電容造成的寄生影響。常見手法包括guard ring、shield wiring、差動化、chopper stabilization與適當的reference generation，用來確保S/N表現。
在量測方面，環境、治具與校正條件也會影響結果，因此silicon前後的相關性確認會直接影響品質。
數位電路的特徵：離散訊號、處理速度與功耗
數位電路以0/1的離散level表示資訊，並透過邏輯再生抑制錯誤。性能可透過提高clock frequency與增加平行度來提升，但同時會受到動態功耗P≈αCV²f、leakage current、IR drop、EM與clock tree負載等限制。
在功耗最佳化方面，voltage/frequency scaling、clock gating、power gating、multi-Vt、multi-Vdd等方法都很有效。可靠性方面，則需要管理metastability、soft error，以及BTI、HCI、EM等壽命因素。這些條件也會影響ASIC與記憶體技術、控制邏輯及通訊介面的整合方式。
設計流程、工具與驗證方法的差異
類比設計通常依照「電路圖設計 → SPICE分析（DC／AC／Transient／Noise）→ 佈局（Layout）→ 寄生參數萃取（PEX）後模擬 → 晶片實測」的流程進行，並透過corner與Monte Carlo確認製程、溫度與電源變動的影響。
數位設計則多採用自動化流程，從規格定義、微架構（microarchitecture）、RTL撰寫、功能驗證、邏輯合成、佈局繞線（Place & Route）、STA、DFT到實體驗證（physical verification），流程相對標準化。
驗證方法也不同。類比設計重視模擬與實測的相關性；數位設計則重視simulation coverage、formal verification、CDC／RDC檢查。這些差異會影響ASIC設計流程，也會影響與記憶體技術、感測器介面或控制邏輯整合時的品質管理方式。
各類ASIC設計方法
設計方法的選擇取決於目標PPA、產量、風險容忍度、開發時程與未來衍生產品規劃。
類比設計需要結合元件物理與layout工程，並透過實測修正模型限制。數位設計則依靠EDA自動化支援大規模設計，驗證計畫往往是品質管理的核心。
Mixed-signal設計則需要同時處理類比與數位的差異，因此floorplan、電源分割、時脈設計、驗證層級與IP策略都必須保持一致。
類比ASIC設計流程：SPICE分析、Layout、類比驗證
類比ASIC設計會先依照規格選定電路架構，估算元件尺寸與bias條件。接著使用SPICE進行DC、AC、transient、noise、Monte Carlo等分析，確認不同溫度、電源與製程corner下的動作。
在layout階段，需要注意matching、對稱性、routing電阻與電容、substrate coupling等因素，並視需要加入guard ring或metal shield。PEX後需再次分析，確認寄生參數不會破壞設計margin。Silicon評估時，則需要確認模擬結果與實測結果之間的相關性。
數位ASIC設計流程：RTL設計、邏輯合成、Timing分析
數位ASIC設計會從規格出發，定義microarchitecture，並以RTL實作功能。接著透過Lint、CDC、RDC等靜態分析，以及simulation，及早發現設計問題。
之後透過邏輯合成將設計mapping到standard cell，再經過place and route納入實體效應。STA用於確認setup／hold、OCV、clock skew、IR／EM等限制。
DFT階段則會進行scan insertion、BIST、ATPG pattern產生，最後經過sign-off DRC、LVS、PEX後進入tape-out。
Mixed-signal ASIC設計的特徵與設計課題
Mixed-signal ASIC設計的重點，是降低類比與數位電路之間的干擾。電源與ground需要適當分割，clock routing與feedback loop應盡量縮短，對雜訊敏感的node則需要shield保護。
Floorplan必須考量substrate coupling，並適當配置decoupling capacitor。驗證方面，通常會使用AMS co-simulation、RNM（如wreal）與等效模型進行階層化驗證。量產階段則需要考量測試observability與calibration機制。
實際的 ASIC 架構會因類比／數位功能比例、記憶體容量、功耗、晶片面積、量產數量與使用環境而有所不同。
正在評估客製化 ASIC 或 Mixed-signal ASIC 嗎？
如果您正在確認類比／數位功能整合、功耗、晶片面積、內建記憶體或 FeRAM 的導入方式，RAMXEED 技術團隊可依據您的產品需求，協助評估合適的 ASIC 架構與開發方向。
總結
類比電路重視連續訊號的忠實度，數位電路則重視離散訊號的穩定性。這種本質差異，決定了兩者在設計方法、驗證流程與量產測試上的不同。
在ASIC設計中，必須先判斷性能瓶頸來自哪一部分，再選擇合適的電路方式與設計流程。若能在初期就把architecture、IP、process與測試方法整合起來，將更容易實現PPA最佳化與品質穩定。
理解類比與數位差異的重要性
正確理解類比與數位電路的差異，有助於設定規格優先順序。
例如，若重視S/N，類比layout與reference source會成為關鍵；若重視throughput，數位電路的平行度與clock hierarchy會更重要。
這種理解也會影響IP選擇、simulation計畫、評估治具設計與良率改善。對於需要整合記憶體技術、感測器與控制電路的ASIC專案來說，早期判斷尤其重要。
掌握各種設計方法的優點
掌握類比設計方法，可以更好地處理silicon變異與量測誤差，減少試作與評估工時。
掌握數位設計方法，則能透過驗證coverage與EDA自動化，提高大規模設計的品質穩定性。
若能同時理解兩者，也能在mixed-signal設計、chip partition、SiP化等判斷上更加準確，並有助於整體產品成本最佳化。
未來ASIC設計所需的技能與視角
未來ASIC設計將更重視系統層級architecture、低功耗設計、熱設計、先進封裝（2.5D／3D、SiP）、安全性、可靠性，以及製程變異與老化建模。
此外，AMS co-simulation、formal verification、DFT／DFM與量產資料分析也會變得更加重要。能夠串聯設計、製造與field回饋，並與周邊IP、sensor、控制電路及記憶體技術協同最佳化，將成為ASIC設計的重要競爭力。
如果您正在考慮將類比、數位、Mixed-signal 電路或非揮發性記憶體整合至客製化 ASIC，歡迎與 RAMXEED 技術團隊討論產品規格、ASIC 架構、FeRAM 整合與開發需求。
關於搭載FeRAM的類比ASIC設計與開發服務
https://www.ramxeed.com/zh-tw/products/asic-assp/
